PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11317487 A

(43) Date of publication of application: 16.11.99

(51) Int. CI

H01L 23/50

C23C 2/08

C23C 2/34

C25D 7/00

H05K 1/09

H05K 3/24

(21) Application number: 10122205

(22) Date of filing: 01.05.98

(71) Applicant:

NISSAN MOTOR CO LTD

(72) Inventor:

NAGANO KAZUKO SEKIDO TATSUYA

(54) ELECTRONIC DEVICE AND MOUNTING METHOD THEREFOR


(57) Abstract:

PROBLEM TO BE SOLVED: To provide an electronic device which is able to prevent failures thereof caused by improper junctioning or short-circuiting between a mounting substrate and electrodes, while limiting the use of Pb and realizing environmental protection, and also to provide a method for mounting the electronic device at a low reflow temperature.

SOLUTION: In this method, a plated film 6 is formed on the surface of external terminals (leads 3B) of an electronic device (semiconductor device 1). The plated film 6 is made of a Sn-Bi alloy or a Sn-In alloy which does not contain Pb. Bi and In have melting temperatures lower than the melting temperature of Sn-Pb eutectic solder. The electronic device is mounted on a mounting substrate 10 through a jointing alloy film 20. The film 20 is made of Sn-Ag-Bi alloy which does not containing Pb. Since the plated film 6 is melted beforehand by reflow, the jointing alloy film 20 can be improved in its wetting properties. A re-solidifying temperature of the film 20 becomes higher than the melting temperature of the Sn-Pb

eutectic solder.

COPYRIGHT: (C)1999,JPO



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-317487

(43)公開日 平成11年(1999)11月16日


(51) Int.CI. ⁶	識別記号		FΙ	_						
H01L 23/50)		H 0 1	L	23/50				Р	
C 2 3 C 2/08	}		C 2 3	3 C	2/08					
2/34					2/34					
C 2 5 D 7/00)		C 2 5	5 D	7/00				Н	
H 0 5 K 1/09	1		H 0 5	Κ	1/09				С	
		審查請求	未請求	請求	項の数 5	OL	(全	8	頁)	最終頁に続く
(21)出願番号	特願平10-122205		(71)出願人 000003997							
					日産自	動車株	式会社	±		
(22)出顧日	平成10年(1998) 5月1日		神奈川県横浜市神奈川区宝町 2 番地							
			(72) ₹	è明者	永野	和子				
					神奈川	県横浜	市神	医川	区宝	町2番地 日産
					自動車	株式会	社内			
			(72) 3	管明者	関戸	達哉				
			Parameter Co.		神奈川	県横浜	市神	新川	区宝	町2番地 日産
					自動車	株式会	社内			
			(74) ∱	人野分	、弁理士	三好	秀和	ā	(外	8名)
			STATE OF THE PROPERTY OF THE P							
			Annual Control of the							

(54) 【発明の名称】 電子装置及び電子装置の実装方法

(57)【要約】

【課題】 Pbの使用を制限し環境保護を図りつつ、実装基板の電極との間で接合不良や短絡による不良が防止できる電子装置を提供する。リフロー温度の低温化が実施できる電子装置の実装方法を提供する。

【解決手段】 電子装置(半導体装置 1)の外部端子(リード 3 B)の表面にめっき膜 6 が形成される。めっき膜 6 は P b を含まないSn-Bi合金膜又はSn-In合金膜で形成される。Bi、Inはいずれも合金膜の融点温度を下げ、めっき膜 6 はSn-Pb共晶半田の融点温度よりも低い融点温度を有する。電子装置は接合用台金膜 2 0 には P b を含まないSn-Ag-Bi合金膜が使用される。めっき膜 6 はリフローにより先行溶融し接合用合金膜 2 0 の濡れ性を向上する。接合用合金膜 2 0 の再凝固温度はSn-Pb共晶半田の融点温度よりも高くなる。



7 半導体装子 2 半導体装子 3B リーション 5 封かいまを 6 めまを 10 実を 10 実を 120 年年

【特許請求の範囲】

【請求項1】 実装基板の電極に接合用台金膜により電 気的かつ機械的に接続される外部端子と、

前記外部端子表面に形成され、前記接合用台金膜の融点 温度並びに再凝固温度よりも低い融点温度を有し、Pb を含まない合金膜で形成されためっき膜と、

を備えたことを特徴とする電子装置。

【請求項2】 Pbを含まない第1接合用台金膜の融点 温度よりも低い融点温度を有しかつPbを含まない台金 成する工程と、

実装基板の電極と前記電子装置の外部端子との間に前記 第1接台用台金膜を形成する工程と、

リフローを行い、前記外部端子表面のめっき膜を先行溶 融させ、引き続き前記第1接台用台金膜を溶融し、前記 めっき膜の合金成分によりめっき膜の融点温度よりも高 い再凝固温度を有する第2接台用台金膜を形成する工程

を備えたことを特徴とする電子装置の実装方法。

【請求項3】 前記めっき膜は、

SnとこのSnが固溶できる金属との合金で形成された ことを特徴とする請求項1記載の電子装置。

【請求項4】 前記めっき膜は、

Snと40~60%の範囲内の組成比に設定されたB i、又は同範囲内の組成比に設定されたInとの合金で 形成されたことを特徴とする請求項3に記載の電子装 置。

【請求項5】 前記めっき膜は、Sn-40%Bi合 金、Sn-58%Bi合金、又はSn-52%In合金 で形成され、

前記第1接合用台金膜は、Sn-3%Ag-4%Bi台 金で形成され、

前記第2接合用台金膜は、Sn-3%Ag-5%Bi合 金で形成されたことを特徴とする請求項4に記載の電子 装置。

【発明の詳細な説明】

$[0\ 0\ 0\ 1]$

【発明の属する技術分野】本発明は電子装置及び電子装 置の実装方法に関する。特に本発明は、実装基板の電極 部端子を有する電子装置及びこの電子装置の実装方法に 関する。

[0002]

【従来の技術】半導体装置、抵抗素子、容量素子等の電 子装置は、マザーボード、ドータボード、ベビーボード 等のプリント配線基板に電気的かつ機械的に接続され、 実装される。電気的かつ機械的な接続には接合用半田が 使用される。接合用半田は半田リフロー (熱接台処理) により電子装置の外部端子とプリント配線基板の電極と の間を接合する。

【0003】電子装置、例えば半導体装置はバッケージ から外部端子としてのアウターリードを引き出した構造 を有する。パッケージ内部にはトランジスタや集積回路

を形成した半導体チップが封止される。アウターリード 表面にはSn-Pb(錫ー鉛)合金めっき膜が形成され る。このめっき膜は、半田リフローにより接合用半田の 溶融前に溶融して広がり、この後に接合用半田が溶融し たときの広がりを高め、接合用半田の濡れ性を向上す る。従って、めっき膜には、通常、接台用半田の融点温

膜で形成されためっき膜を電子装置の外部端子表面に形 10 度よりも若干低い融点温度を有する材料が選択される。 例えば、融点温度が約200℃前後の接合用半田を使用 する場合、半田リフローは約230℃で行われ、めっき 膜には融点温度183℃のSn−37%Pb(共晶半 田」台金膜が使用される。

> 【0004】電子装置としての抵抗素子、容量素子はい ずれも半導体装置の構造と同様にパッケージから引き出 された外部端子を有し、接合用半田を介してブリント配 線基板に実装される。外部端子表面には濡れ性を向上す るめっき膜が形成される。

20 [0005]

【発明が解決しようとする課題】しかしながら、電子装 置並びにこの電子装置の実装方法においては、以下の点 について配慮がなされていない。

【0006】(1)最近、環境保護等の問題から有害物 質であるPbの使用を制限する傾向にあり、めっき膜に はPbの代用としてSn又はPdが使用され、接合用半 田にはPbフリー半田としてSnーAgーBi(錫ー銀 ービスマス) 合金が使用される。例えばSn-3%Аg -4%Bi台金は約210℃の融点温度を有し、約23 30 0℃の現状の半田リフローが行えるが、めっき膜である Sn単独の融点温度は232℃、Pd単独の融点温度は 1554℃と融点温度が非常に高くなる。このため、半 田リフローにおいて接合用半田が先行溶融し、めっき膜 が後から溶融する又はPdにおいては溶融しないので、 接台用半田の濡れ性が劣化する。すなわち、プリント配 線基板と電子装置の外部端子との間の接続強度が充分に 確保されず、接合不良が発生する可能性がある。

【0007】(2) この接合不良を防止するには半田り フロー温度を高めることが有効な方法である。例えば、 に接合用合金膜を介して電気的かつ機械的に接続する外 40 めっき膜としてSnを使用する場合、半田リフロー温度 を約260℃に設定すると濡れ性の向上が図れ、この濡 れ性の向上に伴い、接合不良が防止できる。しかしなが ら、電子装置のパッケージ材料、プリント配線基板の基 板材料には樹脂系材料が使用される場合が多く、高温度 の半田リフローに耐えられない。

> 【0008】 (3) 前述のPbフリーの接合用半田であ るSn-Ag-Bi台金は、融点温度を下げるために、 Snベースの台金にBiを添加する。現状の半田リフロ 一温度においてSn単独、Pd単独のめっき膜では充分 50 な濡れ性が確保できないので、めっき膜にSn-Pb台

金を使用した場合、半田リフローによりSn-Pb-B i 台金が生成される。このSn-Pb-Bi台金は約9 0~100℃の低い融点温度を有し、プリント配線基板 に実装された電子装置の動作温度で溶融する可能性があ る。すなわち、電子装置の動作中に接台用半田が溶融 し、溶融した部分にクラックが発生することに起因し て、ブリント配線基板の電極と外部端子との間に接合不 良が発生する。このため、電気的信頼性が低下する。

【0009】本発明は上記課題を解決するためになされ 制限し環境保護を図りつつ、実装基板の電極との間で接 台不良や短絡による不良が防止できる電子装置を提供す ることである。

【0010】さらに、本発明の目的は、上記目的を達成 しつつ、リフロー温度の低温化が実施できる電子装置の 実装方法を提供することである。特に、本発明の目的 は、リフロー温度の低温化においても接合用台金膜の濡 れ性を充分に確保し、接合不良を防止して歩留まりが向 上できる電子装置の実装方法を提供することである。

[0 0 1 1]

【課題を解決するための手段】上記課題を解決するため に、この発明の第1の特徴は、電子装置において、外部 端子表面にPbを含まないめっき膜を備えたことであ る。

【0012】電子装置には、IC、LSI、パワートラ ンジスタのいずれかをパッケージ内部に封止した半導体 装置、抵抗素子、容量素子、コイル素子、リレー素子が いずれも含まれる。外部端子は実装基板の電極に接合用 台金膜により電気的かつ機械的に接続される。外部端子 ボード、ドータボード、ベビーボード、フレキシブル基 板の各種プリント配線基板が含まれる。基本的には、接 台用台金膜のリフローにより電子装置を実装する配線基 板はすべて含まれる。

【0013】めっき膜は接台用台金膜の融点温度並びに 再凝固温度よりも低い融点温度を有する。プロセス的表 現をすれば、めっき膜は、接合用合金膜のリフロー前に おいて接合用台金膜の融点温度よりも低い融点温度を有 する合金膜で形成される。接合用合金膜のリフロー後に は、めっき膜は合金膜よりも高い再凝固温度を有する接 40 子との間に第1接合用合金膜を形成する工程。 台用台金膜を形成する(リフローによりめっき膜の合金 成分が含まれても接合用合金膜の融点温度は高い状態で 維持される)。

【0014】めっき膜はSnとこのSnが固溶できる金 属との合金で形成される。好ましくは、めっき膜はSn と40~60%の範囲内の組成比に設定されたBi、又 は同範囲内の組成比に設定されたIn(インジウム)と の台金で形成される。Bi、InはいずれもSnとの台 金膜を生成した時に台金膜の融点温度を下げる働きをす る。めっき膜に比べて接合用台金膜は体積が大きいの

で、めっき膜が溶融しその台金成分であるBi又はIn が接合用台金膜に溶け込んでもめっき膜から供給される Bi又はInは接台用台金膜においては微量である。従 って、Bi又はInによる融点温度の低下は極めて小さ く、接台用台金膜の再凝固温度は台金膜よりも高くな る。さらに好ましくは、Sn-40%Bi合金、Sn-58%Bi台金、又はSn-52%In台金でめっき膜 が形成される。接台用台金膜は、リフロー前において、

例えばSn-3%Ag-4%Bi台金で形成される。リ たものである。従って、本発明の目的は、Pbの使用を 10 フロー後にはめっき膜の合金成分例えばBiが含まれ、 接台用台金膜はSn-3%Аg-5%Bi台金で形成さ れる。

【0015】このように構成される電子装置において は、接台用台金膜のリフローの際に、接台用台金膜の溶 融に先行して外部端子表面のめっき膜が溶融する。接合 用台金膜が溶融し広がる領域にめっき膜が予め溶融し広 がるので、接合用台金膜の濡れ性が向上できる。めっき 膜が溶融することによりこのめっき膜の含金成分が接合 用台金膜に取り込まれるが、接合用台金膜に比べてめっ 20 き膜の体積は小さいので、接合用台金膜の再凝固温度は 高い状態で維持できる。従って、電子装置においては、 実装基板との間で充分な濡れ性が確保できるので、接合 不良が防止できる。さらに、電子装置において、接合用 台金膜の再凝固温度が高くなるので、電子装置の動作で 発生する熱による接台用台金膜の溶融が防止でき、接台 不良や隣接外部端子間の短絡を防止して電気的信頼性が 向上できる。さらに、接合用台金膜の濡れ性を確保しつ つ、電子装置の動作で発生する熱に起因する不良の防止 にはSn、Bi、In、Agのいずかが使用され、有害 は例えばアウターリードである。実装基板には、マザー 30 物質であるPbが使用されない。すなわち、有害物質の 使用が制限でき、環境保護に寄与できる電子装置が実現 できる。

> 【0016】この発明の第2の特徴は、電子装置の実装 方法において、下記工程を備えたことである。

> 【0017】 (1) Pbを含まない第1接台用台金膜の 融点温度よりも低い融点温度を有しPbを含まない合金 膜で形成されためっき膜を電子装置の外部端子表面に形 成する工程。

> 【0018】(2) 実装基板の電極と電子装置の外部端

【0019】(3)リフローを行い、外部端子表面のめ っき膜を先行溶融させ、引き続き第2接台用台金膜を溶 融し、めっき膜の台金膜成分によりめっき膜の融点温度 よりも高い再凝固温度を有する第2接合用台金膜を形成

【0020】Pbを含まないめっき膜は、好ましくはS n-40%Bi台金、Sn-58%Bi台金、又はSn -52% In 台金である。第1接台用台金膜は好ましく はSn-3%Ag-4%Bi合金で形成され、第2接台 50 用台金膜はSn-3%Ag-5%Bi台金である。

-3-

5

【0021】このような電子装置の実装方法においては、有害物質であるPbを使用せずに、接合不良が防止できるので、実装上の歩留まりが向上できる。さらに、前述のように、めっき膜にはSn-Bi合金、Sn-In合金のいずれかが使用され、接合用金属膜にはSn-Ag-Bi合金が使用されるので、リフロー温度の低温化例えば230℃以下の低温化が実現できる。リフロー温度の低温化により樹脂系材料で形成される電子装置や実装基板に熱的損傷を与えることがなくなるので、実装上の歩留まりが向上できる。

[0022]

【発明の効果】本発明は、Pbの使用を制限し環境保護 を図りつつ、実装基板の電極との間で接台不良や短絡に よる不良が防止できる電子装置を提供できる。

【0023】さらに、本発明は、リフロー温度の低温化が実施できる電子装置の実装方法を提供できる。特に、本発明は、リフロー温度の低温化においても接合用合金膜の濡れ性を充分に確保し、接合不良を防止して歩留まりが向上できる電子装置の実装方法を提供できる。

[0024]

【発明の実施の形態】 (第1の実施の形態) 以下、本発明の実施の形態について説明する。図1は本発明の第1の実施の形態に係る実装基板に実装した状態 (実装後)の電子装置の断面構造図である。本実施の形態に係る電子装置はIC、LSI、トランジスタのいずれかを搭載する半導体装置である。図1に示すように、電子装置としての半導体装置1は実装基板10に実装される。

【0025】半導体装置1は、単結晶珪素からなる半導体チップ2、半導体チップ2を搭載するタブ部3A、半導体チップ2と外部機器との間で信号や電源の授受を行 30 カリード3B、ボンディングワイヤ4、封止部5を備えて構成される。

【0026】半導体チップ2には、IC、LSI等を構築する集積回路が、又パワートランジスタが形成される。半導体チップ2の表面上にはボンディングパッド2 Aが配設される。ボンディングパッド2 Aにはボンディングワイヤ4の一端側がボンディングされ、ボンディングパッド2 Aとボンディングワイヤ4 との間は電気的に接続される。ボンディングワイヤ4 にはAu(金)ワイヤ、A1(アルミニウム)ワイヤ、Cu(銅)ワイヤが 40 実用的に使用できる。

【0027】タブ部3A、リード3Bは同一のリードフレームから切断され、リード3Bは切断後に成型される。タブ部3A、リード3BにはFe-42%Ni(鉄ーニッケル)台金、Fe-50%Ni台金又はCu台金が実用的に使用できる。リード3Bのインナーリード(リード3Bの封止部5内部に配設された部分)にはボンディングワイヤ4の他端側がボンディングされ、インナーリードとボンディングワイヤ4との間は電気的に接続される。

【0028】リード3Bのアウターリード(リード3Bの封止部5外部に引き出された部分)はガルウイング形状で形成され外部端子として使用される。このアウターリードの表面にはめっき膜6が形成される。めっき膜6は、リフロー前において接合用合金膜(20A1の融点温度よりも低い融点温度を有する合金膜で形成される。リフロー後には、めっき膜6はこのめっき膜6よりも高い再凝固温度を有する接合用合金膜(20)を形成す

10 【0029】図2はめっき膜6を形成する台全の融点温度と台金の組成比との関係を示す図である。横軸はSnが固溶する金属の組成比(%)を示す。縦軸は台金の融点温度を示す。めっき膜6はSnとこのSnが固溶できる金属との台金で形成され、このめっき膜6にはPbが含まれない。本実施の形態において、Snが固溶できる金属はBi又はInである。Bi、InはいずれもSnとの台金膜を生成した時に台金膜の融点温度を下げる働きをする。

【0030】 Sn-Bi台金においては、Biの組成比 20 が35%を超えると、従来使用されていたSn-37% Pb共晶半田の融点温度よりも低い融点温度が得られる。Sn-In台金においては、Inの組成比が25%を超えると、Sn-37% Pb共晶半田の融点温度よりも低い融点温度が得られる。

【0032】めっき膜6は先付けで形成され、封止部5を形成する前にリードフレームの状態においてリード3Bのアウターリードの表面に形成される。めっき膜6は電解めっき法、無電解めっき法又はディブ法で形成され、例えば1~20μm程度の薄い膜厚で形成される。なお、めっき膜6は封止部5を形成した後に行う後付けで形成してもよい。

【0033】封止部5は本実施の形態においてトランスファーモールド法で形成された樹脂バッケージで形成される。樹脂パッケージにはエポキシ系樹脂が実用的に使用できる。

【0034】一方、実装基板10は基板本体11上に電 50 極12及び図示しない配線を配設する。実装基板10に は、マザーボード、ドータボード、ベビーボード、フレ キシブル基板の各種プリント配線基板が含まれる。基本 的には、接合用合金膜のリフローにより半導体装置1を 実装する配線基板はすべて含まれる。

【0035】実装基板10の基板本体11は本実施の形 態においてエポキシ系樹脂で形成される。フレキシブル 基板の場合にはポリイミド系樹脂が実用的に使用され る。電極12(及び図示しない配線)は例えばCu薄膜 で形成される。

【0036】前述の半導体装置1のアウターリード(リ 10 ード3B)と実装基板10の電極12との間は接合用台 金膜20により電気的に接続されかつ機械的に接合され る。本実施の形態において、接合用台金膜20はPbを 含まないSn-3%Ag-5%Bi合金膜(Biの組成 比はリフロー後の値であり、リフロー前のBiの組成比 は4%に設定される。)で形成される。このSn-3% Ag-5%Bi台金膜は図2に示すように約210℃の 融点温度(再凝固温度)を有し、この融点温度は現状使 用されている230℃のリフロー温度よりも低く、Sn -37%Pb共晶半田の融点温度よりも高い。接台用台 20 金膜20は、めっき膜6のリフローで溶融される部分の 体積に比べて大きな体積で形成され、体積で数十倍程度 の膜厚で形成される。接合用含金膜20は例えばスクリ ーン印刷により実装基板10の電極12上に形成され

【0037】次に、前述の半導体装置1の実装方法につ いて説明する。図3乃至図5は実装方法を説明するため の工程図である。

【0038】(1)まず、図3に示すように、リード3 Bのアウターリード表面にめっき膜6が形成された半導 30 体装置1を準備する。この実装方法の説明において、め っき膜6にはPbを含まないSn-58%Bi台金膜が 使用される。このSn-58%Вi合金膜の融点温度は 139℃である。

【0039】(2)一方、図4に示すように、実装基板 10の電極12の表面上に接台用台金膜20Aを形成す る。接台用台金膜20AはPbを含まないSn-3%A g-4%Bi台金膜で形成される。このSn-3%Ag - 4 % B i 台金膜の融点温度は 2 1 0 ℃である。

に半導体装置1を積載し、位置合わせを行う。実装基板 10の電極12上に半導体装置1のアウターリードが配 置され、この電極12とアウターリードとの間に接台用 台金膜20A及びめっき膜6が介在する。

【0041】(4)リフローを行い、前述の図1に示す ように、めっき膜6及び接台用台金膜20Aを溶融し、 これを再凝固させることにより接合用台金膜20を形成 する。この接合用合金膜20の形成により電極12とア ウターリードとの間が電気的に接続されかつ機械的に接 台される。

【0042】図6はリフロー時間とリフロー温度との関 係を示す図である。横軸はリフロー時間を示す。縦軸は リフロー温度を示す。図6に示すように、リフローが開 始されると徐々に温度が上昇し、139℃の温度に達し た時点でアウターリード表面に形成しためっき膜6が先

行して溶融される。めっき膜6の溶融物は接台領域に広 がる。

【0043】さらに温度が上昇し、210℃の温度に達

した時点で接合用合金膜20Aが溶融される。予めめっ き膜6が溶融されているので、接台用台金膜20Aの溶 融物は容易に広がり、この溶融物の濡れ性は極めて良好 である。

【0044】そして、一旦、リフローの最高温度230 ℃まで達した後、徐々に温度を下げる。210℃まで温 度が下がると、接合用台金膜20Aの溶融物が再凝固 し、めっき膜6の合金成分が吸収された(混合された) 接台用台金膜20が形成される。接台用台金膜20はめ っき膜6の体積に比べて大きい体積を有するので、めっ を膜 6 が溶融しその台金成分であるB i が接台用台金膜 20に溶け込んでもめっき膜6から供給されるBi量は 接台用台金膜20において微量である。具体的には、接 合用台金膜20はSn-3%Ag-5%Bi台金膜で形 成され、温度降下を促進するBi量は約1%しか増加し ない。従って、Biによる融点温度の低下は極めて小さ く、接合用台金膜20の再凝固温度は約210℃の温度 で維持されめっき膜6の融点温度に比べて高くなる。

【0045】再凝固により接台用台金膜20が形成さ れ、所定温度まで降下した時点でリフローが終了し、半 導体装置1の実装基板10への実装が終了する。

【0046】このように構成される半導体装置1におい ては、接台用台金膜20Aのリフローの際に、接台用台 金膜20Aの溶融に先行してアウターリード表面のめっ き膜6が溶融する。接台用台金膜20Aが溶融し広がる 領域にめっき膜6が予め溶融し広がるので、接合用台金 膜20Aの濡れ性が向上できる。めっき膜6が溶融する ことによりこのめっき膜6の台金成分が凝固後の接合用 台金膜20に取り込まれるが、接合用台金膜20Aの体 積に比べてめっき膜6の体積は小さいので、接台用台金 膜20の再凝固温度は高い状態で維持できる。従って、 【0040】(3)図5に示すように、実装基板10上 40 半導体装置1においては、実装基板10との間で充分な 濡れ性が確保できるので、接台不良が防止できる。さら に、半導体装置1において、接合用台金膜20の再凝固 温度が高くなるので、半導体装置1の動作で発生する熱 による接台用台金膜20の溶融が防止でき、接台不良や 隣接アウターリード間の短絡を防止して電気的信頼性が 向上できる。さらに、接合用合金膜20Aの濡れ性を確 保しつつ、半導体装置1の動作で発生する熱に起因する 不良の防止にはSn、Bi、In、Agのいずれかが使 用され、有害物質であるPbが使用されない。すなわ

50 ち、有害物質の使用が制限でき、環境保護に寄与できる

半導体装置1が実現できる。

【0047】さらに、半導体装置1の実装方法において は、有害物質であるPbを使用せずに、接合不良が防止 できるので、実装上の歩留まりが向上できる。さらに、 前述のように、めっき膜にはSn-Bi台金、Sn-I n 台金のいずれかが使用され、接台用金属膜20Aには Sn-Ag-Bi合金が使用されるので、リフロー温度 の低温化例えば230℃以下の低温化が実現できる。リ フロー温度の低温化により樹脂系材料で形成される半導 体装置1の封止部5や実装基板10の基板本体11に熱 10 的損傷を与えることがなくなるので、実装上の歩留まり が向上できる。

【0048】 (第2の実施の形態) 本実施の形態は、他 の外部端子構造を有する半導体装置、抵抗素子、容量素 子、コイル素子、リレー素子のそれぞれに本発明を適用 した例を説明するものである。図7は本発明の第2の実 施の形態に係る半導体装置の構成図、図8は抵抗素子等 の電子装置の構成図である。

【0049】図7に示す半導体装置1においては、リー ド3Bのアウターリードが封止部5の表面に沿って引き 出される。前述の第1の実施の形態に係る半導体装置1 と同様に、アウターリード表面にはめっき膜6が形成さ れる。

【0050】図8に示す電子装置30においては、封止 部31の外部に外部端子32が配設される。封止部31 の内部には、図示しないが、抵抗素子、容量素子、コイ ル素子、又はリレー素子が封止される。外部端子32の 表面には、前述の第1の実施の形態に係る半導体装置1 と同様に、めっき膜33が形成される。

【0051】このように構成される図7に示す半導体装 30 5,31 封止部 置1、図8に示す電子装置30においては、いずれも前 述の第1の実施の形態に係る半導体装置1で得られる効 果と同様の効果が得られる。

【0052】(応用例) 本発明は前述の実施の形態に限 定されない。例えば、本発明は、実装基板に変起電極 (バンプ電極)を介してフリップチップ方式で実装され

る半導体装置に適用できる。すなわち、前述の図1に示 す半導体チップ2のボンディングパッド(外部端子)2 Bにめっき膜6が形成する。めっき膜6にはPbを含ま ないSn-Bi合金膜又はSn-In台金膜が使用され る。突起電極にはPbを含まないSn-Ag-Bi合金 が使用される。リフロー(により突起電極が溶融するが、 これに先行してめっき膜6が溶融し、突起電極の濡れ性 が向上できる。

10

【図面の簡単な説明】

【図1】本発明の第1の実施の形態に係る実装基板に実 装した状態の電子装置の断面構造図である。

【図2】第1の実施の形態に係るめっき膜を形成する台 金の融点温度と合金の組成比との関係を示す図である。

【図3】第1の実施の形態に係る実装方法を説明するた めの工程図である。

【図4】第1の実施の形態に係る実装方法を説明するた めの工程図である。

【図5】第1の実施の形態に係る実装方法を説明するた めの工程図である。


【図6】第1の実施の形態に係るリフロー時間とリフロ ー温度との関係を示す図である。


【図7】本発明の第2の実施の形態に係る半導体装置の 構成図である。

【図8】本発明の第2の実施の形態に係る電子装置の構 成図である。

【符号の説明】

- 1 半導体装置
- 2 半導体チップ
- 3B リード
- - 6,33 めっき膜
 - 10 実装基板
 - 12 雷極
 - 20,20A 接台用台金膜
 - 30 電子装置
 - 32 外部端子





フロントページの続き

(51) Int.Cl.⁶ 識別記号 F I

H 0 5 K 3/24 H 0 5 K 3/24 B